シリコン回路基板の凝縮ガイド

ケビン・モリスによる序文

回路基板にはムーアの法則がないことに気づいたでしょうか? 確かに、過去数十年にわたって PCB テクノロジは徐々に改善されてきましたが、依然として FR4 をこれまでとほぼ同じ方法で推進しており、PCB は現在、PCB を小型化する能力における大きな制限要因となっています。システムの信頼性を高めます。

そろそろFR4を手放す時期が来ているのでしょうか？

ボブ・コンは魅力的な人物であり、エンジニアリングに携わる私たちの多くが「ルネッサンスの人」と考えるでしょう。 Bob によるシリコン回路基板 (SiCB) に関する一連の記事の最初の記事を紹介できることを嬉しく思います。 ボブは、現在の世界における SiCB の使用の実際性について私たちを案内し、SiCB が私たちの設計作業のますます大規模な部分にとって実行可能なソリューションとしてどのように進化するかについての洞察を与えてくれます。

楽しむ！

-ケビン・モリス

次の一連の記事では、1 立方メートルで 1 ペタフロップスのパフォーマンスを提供できる、シリコン回路基板ベースのハイパフォーマンス コンピューティング (HPC) システムの設計を紹介します。 このシリーズでは、多くのテクノロジー、歴史、そしてかなりの量のストーリーテリングを取り上げます。 これは、シリコン回路基板を使用して 2.5D および 3D シリコン システムを構築する方法についての DIY ガイドになります。

-ボブ・コン

———————————————————–

シリコン回路基板の凝縮ガイド

シリコン回路基板 (SiCB) はプリント回路基板 (PCB) に似ていますが、FR-4 ではなくシリコン基板で作られています。 ベア ダイとスタックされた 3D ダイは、バンプ パッケージされた部品と同様に、意図されたコンポーネントです。 シリコン回路基板は、ファウンドリに応じて、バックエンド・オブ・ザ・ライン処理またはフロントエンド・オブ・ザ・ライン処理を使用して、ほぼすべての典型的なウェハファウンドリで製造できます。

SiCB のサイズは、PCB と集積回路 (IC) の間に位置します。 一般的な PCB は 10 インチ x 10 インチ、一般的な SiCB は 2 インチ x 3 インチ、IC は一辺が 1 インチ未満です。

シリコンインターポーザーは、シリコン回路基板とは異なり、一般にレチクルのサイズが制限されており (約 1 平方インチ)、パッケージに入れることを目的としています。 シリコン インターポーザーは、シリコン インターポーザーとインターフェイスするように特別に設計されたものを接続することがよくあります。たとえば、ザイリンクスのシリコン インターポーザーは、インターポーザー用に設計された 4 つの個別の FPGA ダイスを接続します。 現在、多くのベンダーがシリコン インターポーザーの製造を提供しています。

SiCB のサイズはレチクルに限定されません。 それらはウェーハのサイズにすることができます。 これらは、数十のコンポーネントを備えた小さな PCB に似ています。 パッケージからダイを取り外し、トレース サイズを縮小するだけで、大型の FR-4 PCB に基づく設計を、サイズが 4 分の 1 以下の小型の SiCB 上の設計に変えることができます。

SiCB 上の HPC 設計には、4 つの大きな FPGA ダイと 8 または 16 個のメモリ ダイ、おそらく CPU ダイ、チップ スケールでパッケージ化された発振器/クロック ドライバ、バイパス コンデンサ、および I/O コネクタが含まれる場合があります。 図 1 を参照してください。これはコンポーネントを含むと約 60 mm x 70 mm、厚さは 3 mm 未満になります。 ヒートシンク用にさらに数ミリメートル追加します。

図 1. ハイパフォーマンス コンピューティングを目的とした 58mm x 68mm のシリコン回路基板

SiCBの研究を始めたきっかけ

SiCB に興味を持ち始めた当時、私はザイリンクスで働いていました。 私たちは大規模な SPICE シミュレーションをより高速に実行したいと考えていました。 実行時間が数か月かかることもよくあったため、多くの検証が欠けていました。

当時の速度よりも約 100 倍速く SPICE ジョブを実行するには、約 64 個の大きな FPGA が必要だと考えました。 しかし、64 個の FPGA とそれに関連するメモリ、レギュレータなどは、多くのスペースを占めます。通常は 19 インチ ラックか、いくつかの非常に大きな PCB です。もっと小さくできないでしょうか? 机の上に置いて大規模な SPICE を実行したかったのです。シミュレーション作業。

私はロス ガトス ブルワリーでビールを飲みながら、この問題を 2 人の友人と共有しました。 当時、私はザイリンクスでベア ダイス (FPGA ダイの上にコンフィギュレーション メモリ ダイス) を積み重ねることに手を出しており、私たち 3 人はパッケージ化された FPGA を使用して多数の PCB を設計および構築していたので、多数の PCB を接続するのに十分な知識があると思っていました。 1 枚のウェーハ上にベア FPGA ダイス (おそらく 8 個または 16 個) があり、多数のメモリ ダイスが含まれます。

私たち 3 人は、Connsult と Xilinx でプロトタイプの設計と組み立て作業を長年一緒に行ってきたので、物事を組み立ててテストする方法を知っていました。 シリコン ウェーハを使用することで、FPGA ダイの下からのすべての配線を、一般的な FR-4 PCB の 6 層以上ではなく、わずか 2 層または 3 層で実行できると判断しました。 パッケージ化された部品よりも信頼性が向上することはわかっていました (これを裏付けるいくつかの信頼性研究を最近完了しました)。

また、I/O パフォーマンスの向上も期待できました。 これらのウェハーを 8 枚ほど積み上げ、(FR-4 に) 電源レギュレーターを追加し、いくつかのファンを接続して、小さな箱に入れれば、デスクトップのスーパーコンピューターが完成します。 そして、友達のためにさらにいくつか作ることもできるかもしれません。

SiCB を設計および構築する方法 - 概要

SiCB を設計および構築する方法については、この記事よりもさらにいくつかの言葉を要します。 各セクションは今後の記事になります。 とりあえず今回のハイライトは…

デザイン

PCB レイアウト ツールも IC レイアウト ツールも、SiCB 設計にはあまり適していません。 どちらでも仕事は完了しますが、どちらにも長所と短所があります。 PCB ツールは配線には優れていますが、IC 出力ファイル (GDSII) を生成し、ミクロン未満の寸法を許容する必要があります。 IC 設計ツールは主にエリアに関するものであり、PCB ツールのような配線パフォーマンスや使いやすさはありません。

組み立ての問題は設計サイクルに影響します。 たとえば、どのようなサイズのバンプが使用されており、それらは SiCB 上にあるのか、ベア ダイ上にあるのかなどです。

コネクタと PCB への取り付けの機械的問題に対処する必要があります。

テスト済みの部品を入手する

ベアダイスのデータシートが入手可能になりつつあります。 ただし、取得するには工場に電話する必要がある場合があります。 一部のメモリ ハウス (Micron など) では、オンラインで入手できるベア ダイ データ シートを提供しています。 これらの部品は金型で完全にテストされています。 ただし、すべてのベア ダイスが完全にテストされているわけではありません。 どれだけのテストが必要か、またその方法を決定するにはいくつかの課題があります。

SiCBの作製

SiCBは半導体IC製造技術を利用して製造されます。 ここで奇妙なことが起こります。 世界クラスのファウンドリは通常、レチクル (最大撮像可能領域) が限られており、シリコン インターポーザまたは小型の SiCB のみを製造できます。 より大きなシリコン回路基板の場合は、レチクルステッチングが利用可能です。 あるいは、ウェーハ全体のマスキングができる古いファブに目を向けることもできます。

一般的な銅メタライゼーションの厚さは 2 ミクロンです。 SiCB の適切な最小フィーチャ サイズは約 5 ミクロンです。 これよりもはるかに狭いトレースは、数センチメートルのランには遅すぎます。 (インターポーザの担当者は、配線が数ミリメートルしかないため、狭いトレースを使用できます。) そして、これらのトレース サイズは、古いファブでも簡単に製造できるため、潜在的なベンダーが多数存在します。

他の基板の可能性には、有機物、セラミック、ガラスなどがあります。

製造には通常、今日では汎用加工されているシリコン貫通ビア (TSV) が含まれます。

組み立てる

SiCB は、ハイエンドの PCB 組立工場で組み立てることができます。 ベアダイを取り扱う場合は、優れた ESD 制御と自動ピックアンドプレースマシンが必要です。 部品の組み立ては、一般的な表面実装ルールに従います。 部品がバンプしているか、SiCB がバンプしています。 パッドピッチは 30 ～ 40 ミクロンで問題ありません。 ダイと SiCB の間の温度係数が一致することで熱/機械的ストレスが軽減されるため、ベア ダイのアンダーフィルは必要ありません。

テストとやり直し

セルフテスト、フライング プローブ テスト、修正されたパッケージおよびウェーハ プロ​​ービング テスト フィクスチャを組み合わせて使用​​して、組み立てられた SiCB をテストできます。 コンポーネントの交換には、一般的な PCB リワーク技術を利用できます。

問題

テスト済みの部品はどうやって入手しますか? 既知の良品ダイ – KGD

既知の「十分な」ベア ダイスを取得するには、いくつかの方法があります。 ベアダイスを利用できるチップハウスが増えていますが、ソースを見つけるにはある程度の根回しが必要です。 そして、より重要なことは、第一世代のシリコン対シリコン (決してパッケージ向けではない) ベア ダイが利用可能になったことです。 これらのシリコン対シリコンのベア ダイスは、ビットあたり 1pJ 未満の I/O 電力を提供できます。 パッケージを廃止することにより、シリコン基板向けのダイは現在 2500 以上の I/O ピンを備えて構築されていますが、これはパッケージ化された部品では不可能です。 メモリ帯域幅の向上について考えてみましょう。

最大の歩留まりを保証するためのベアダイスと SiCB のテストが利用可能です。 ベンダーが KGD を提供する場合もあれば、さらなるテストが必要な場合もあります。 ここには多くのオプションがあります。

どうやって乗り降りするのですか？ 光または銅線

SiCB の問題の 1 つはサイズが小さいことです。 一般的な銅-銅コネクタ (例: CX-4、USB など) を、裸のダイスで覆われた 4 インチ x 4 インチのシリコン片に取り付けて、初めてケーブルを差し込んだときに即座に破損しないことを想像するのは困難です。 。 ただし、SiCB の堅牢性を向上させる機械的サポートを提供する方法はあります。 3D プリンターには興味深いオプションが用意されています。

高帯域幅のパスには光 I/O が推奨されます。 また、SiCBに光コネクタを直接取り付けることも可能です。

どうやって電源を入れるのですか？

大型ダイはパッケージ基板に依存してミリメートルピッチ増分で電力を分配するように設計されているため、電力分配とルーティングは高電力ベアダイス (FPGA や CPU など) で特に問題になります。 パッケージ基板には電力を分配するために 15 ミクロンを超える厚さの銅が使用されることがよくありますが、SiCB は 2 または 3 ミクロンに制限される場合があります。 この問題を回避する方法はいくつかありますが、そのうちの 1 つは、SiCB のシリコン内にトランジスタを配置する、埋め込み電源レギュレータを使用することです。

どうやって涼しく保つのですか？

冷却には、空気、コールド プレート、または場合によっては浸漬が使用されます。 数ミリメートル間隔で配置された SiCB のスタックによる優れたエアフロー管理により、4 インチ x 4 インチ x 4 インチの容積で 1kW を処理できます。現在すぐに入手できる (そして漏れない) コールド プレートを使用すると、冷却作業が簡単になりますが、作業はより重くなります。 。

機能と利点

信頼性

シリコン回路基板上のベアシリコンダイの温度係数が一致しているため、信頼性が向上します。 私が SiCB に興味を持つようになった重要な要因は、この本質的な信頼性の向上です。 HPC について話すときは、システムの信頼性と、システムの一部に障害が発生した場合に何が起こるかについて話す必要があります。 SiCB ベースのシステムは部品点数が少なく、FR-4 ベースのシステムよりも再加工や修理が簡単です。

また、SiCB では、パッケージが不要になり、熱/機械的ストレス ポイントの数が減少するため、I/O インターフェイスが少なくなります。

シグナリング

SiCB 上のシグナリング速度は、距離が短いため、同等の PCB よりも高速です。 パッケージを排除すると、実質的な量の寄生インダクタンスと寄生容量が排除されます。 ワイヤはかなり小さいため (通常は 2 ミクロン x 8 ミクロン)、ある程度の抵抗があり、損失の多い素晴らしい信号環境があるため、伝送線の終端は必要ありません。

EMIと放射エネルギーが減少します。

TSV を介した高速シグナリングが 100 ミクロンよりはるかに長い場合、信号の完全性が大幅に低下します。 この問題を回避する方法はたくさんあります。

コスト

現在では、TSMC、Global Foundries などの世界クラスのファウンドリを使用して、サイズに応じて数十から数百のプロトタイプを約 75,000 ドルで構築できます。シャトルの運行も利用可能になりつつあります。 パターニングにレーザーアブレーションを使用する新しいプロセスにより、プロトタイプが 25,000 ドル未満で入手できるようになる可能性があります。 今後の記事では、レーザーアブレーションプロセスを利用できるようにするために私が関わっている現在のプロジェクトについて書く予定です。

低電力

SiCB では、I/O 電力要件が大幅に低下したため、PCB に比べて冷却の必要性が若干軽減されます。場合によっては、I/O 電力がパッケージ化された部品の I/O 電力の 10% 未満になることもあります。 SiCB 内接続用のカスタム I/O を設計すると、I/O 消費電力をさらに削減できます。

多くのリンクがありますが、チェーンはありません…まだ

SiCB の設計、部品の入手、製造、テスト、組み立て、再加工のサプライ チェーンのリンクがすべて利用可能です。 これらはまだ簡単に実行できるサプライチェーンに接続されていませんが、テクノロジーが進歩するにつれて、これらのリンクは結合されるでしょう。

先物

SPICE シミュレーションを実行するためだけに、小さな HPC システムを構築するために新しいテクノロジを発明する必要があるとは想像もしていませんでしたが、ここに来ました。

今後の記事では、SiCB の問題、SiCB の構築方法、および 64 FPGA HPC システムの構築方法についてさらに詳しく見ていきます。

ご質問やご意見をお待ちしております。

著者について

私自身について少しお話しさせてください。 学校に通うのにこれまでで最高の時期を過ごした後、私は 1970 年にカリフォルニア大学バークレー校を卒業し、ナショナル セミコンダクターで設計エンジニアとして働き始め、10 ミクロンのフィーチャ サイズを備えた 2 インチのウェーハの開発に取り組みました。

それが、National、Fairchild、AMI で 10 年間働き、その後、私自身の設計会社 Connsult で 15 年間、ロボット ウエハー ハンドラー、ポータブル パーキング チケット ライター、ボイジャーのフライト レコーダーなど、あらゆる種類のエンジニアリングとプロトタイピングを行いました。その後、ザイリンクスで 10 年間勤務し、2001 年に初めて 3D の仕事を行い、ロス フリーメン イノベーター オブ ザ イヤー賞を 2 度受賞しました。 過去 8 年間、私は Research Triangle Institute と UC Berkeley でシリコン回路基板の開発と設計に携わってきました。

私は難しい技術的な問題に取り組むのが好きです。 70以上の特許を取得しています。 ボート競技で金メダルを獲得しました。 私の父はパンアメリカン航空のマネージャーだったので、私はポルトガルで生まれ、太平洋のさまざまな島で育ちました。 私は自分で飛行機と2軒の家を建てました。 私には二人の素晴らしい息子と幸せな妻がいます。 私はハワイ島に住んでいます。

シリコン回路基板について私が学んだことと、それをどのように学んだかを共有することを楽しみにしています。

ボブ・コン

[email protected]

www.connsult2.com