BGA の使用: デザインとレイアウト

ボール グリッド アレイ (BGA パッケージ) は、もはやコンピューターのマザーボード上の大型で複雑なチップの独占的な領域ではありません。今日では、単純なマイクロコントローラーでさえ、これらの小さなはんだボールを使用して利用できます。 それでも、多くの愛好家は、はんだ付けが簡単なため、QFP および QFN パッケージを使い続けることを好みます。 これは正当な指摘ですが、BGA パッケージはスペースを大幅に節約できるため、場合によっては唯一の選択肢となることがあります。チップ不足が続いているため、他のパッケージ バージョンの一部が入手できない可能性があります。 はんだ付けであっても、複雑である必要はありません。すでにはんだペーストとリフロープロファイルに慣れている場合は、BGA を 1 つか 2 つ追加するのは非常に簡単です。

この記事では、BGA チップの操作は思っているほど難しくないことを示します。 焦点はプリント基板の設計、つまり適切なフットプリントの描画方法、多くの信号の配線方法、および PCB メーカーが持つべき機能にあります。 はんだ付けと再加工のテクニックについては今後の記事で説明しますが、その前に、そもそも BGA が使用される理由を見てみましょう。

1990 年代にコンピューター技術が進歩するにつれて、PC 内のマザーボードはますます複雑になってきました。 1980 年代の 8 ビット データ バスは、CPU、メイン メモリ、およびハードディスク コントローラやディスプレイ アダプタなどの拡張カード間の 16 ビット、32 ビット、さらには 64 ビット幅のバスに取って代わられました。 これらのバスはすべて、さまざまなチップに出入りする必要があるため、多くのピンが必要でした。

当時の複雑なチップの典型的なパッケージは、ガルウィング型のピンが両側に長い列を備えたクアッド フラット パッケージ (QFP) でした。 ピン数が 200 以上になると、これらのパッケージはますます扱いにくくなりました。パッケージは内部のチップに比べて非常に大きくなっただけでなく、ピンも非常に小さく壊れやすくなりました。 大きな QFP チップは、ピンが曲がったり、チップがはんだ付けできなくなったりしないように、慎重に取り扱う必要がありました。

ボール グリッド アレイ パッケージ (BGA) は、これらの問題の両方を解決するために開発されました。 ピンをエッジの周りに広げるのではなく、パッケージの底部の格子状に配置すると、面積効率がはるかに高い設計になります。 さらに、はんだボールは、狭ピッチ QFP パッケージの小さなピンよりもはるかに堅牢です。 メーカーは当初、製造とテストの問題を懸念していましたが、BGA パッケージは非常に信頼性が高いことが判明し、それ以来あらゆる種類の電子機器に普及しました。

下の写真は 1997 年のビンテージ PC マザーボードの一部を示しており、QFP パッケージと BGA パッケージの面積効率の違いを明確に示しています。 左側の ATI VGA コントローラには、ピン ピッチ 0.5 mm の 208 ピン QFP パッケージが搭載されています。 右側の Ali M1531 システム コントローラは、BGA パッケージに 328 ピンを収めることができ、はんだボールはより快適な 1.27 mm ピッチです。

BGA パッケージは通常、インターポーザ (実際のチップとチップが実装される回路基板の間のインターフェイスとして機能する小さなプリント基板) の周囲に構築されます。 チップはインターポーザーにワイヤボンディングされ、保護エポキシで覆われています。 インターポーザーは、信号をチップの端から底部のパッドのアレイにルーティングし、その上には小さなはんだボールが取り付けられます。 完成した BGA パッケージは、プリント基板上に配置され、加熱されます。 はんだボールが溶けて、基板とインターポーザーの間に接続が作成されます。

初期の一般的な BGA のボールピッチは 1.27 mm でした。 テクノロジーが向上するにつれて、BGA パッケージはますます小さくなり、インターポーザーは内部のチップよりもそれほど大きくなくなりました。 これらの小型 BGA はチップスケール パッケージ (CSP) として知られており、通常、ボール ピッチは 1.0 ～ 0.5 mm です。

しかし、小型化の追求はそこで終わりませんでした。半導体メーカーは最終的に、インターポーザーを完全に不要にしたフリップチップ BGA、つまりウェーハレベル チップ スケール パッケージ (WL-CSP) を開発しました。 代わりに、フリップチップ設計では、はんだボールをチップの表面に直接配置し、そのピッチは 0.3 mm ほどにすることができます。 次に、チップは、裏面にエポキシの保護層を付けて、またはまったくパッケージングせずに、回路基板上に逆さまに取り付けられます。

さまざまな BGA タイプのパッケージには多種多様なマーケティング名があり、メーカー間での標準化はほとんどありません。 しかし、単に BGA チップを使用したい場合は、その名前や製造方法さえもあまり重要ではありません。PCB レイアウト技術はすべてのタイプで同じです。 それでは、それらの PCB レイアウトを設計する方法を見てみましょう。

次のシナリオを想像してください。あなたは最先端の LIDAR セットアップを設計しており、飛行時間測定を実行するために TI の TDC7201 タイムデジタル コンバータを選択しました。 前世代の TDC7200 とは異なり、このチップは 25 ピン nFBGA パッケージでのみ入手できるため、BGA ボードを作成する以外に選択肢はありません。 また、データ処理を行ってMicrochip ATmega164を選択するためのマイクロコントローラーも必要です。 残念ながら、今日のチップ不足により、QFP および QFN バージョンがどこにも見つからず、結局 49 ピン VFBGA バージョンを使用することになります。 全体に電力を供給する LDO レギュレータに関しては、非常にお買い得な商品を見つけました。お気に入りのサプライヤーから ONSemi の NCP161 が販売されています。 ご想像のとおり、これは BGA パッケージでも提供されており、この場合は小さな 4 ピン バージョンです。

では、この 3 つの BGA チップ用の PCB を設計するにはどうすればよいでしょうか? いつものように、メーカーのデータシートは出発点として最適です。 まず、NCP161 の適切なフットプリントの描き方について ON Semiconductor が述べていることを見てみましょう。データシートの 21 ページには、NSMD タイプのパッドで 0.15 mm のパッド直径を指定する推奨ランド パターンが記載されています。

NSMD は「Non-Solder Mask Defined」の略で、半田マスクによって部分的に覆われていない半田パッドを指します。 もう 1 つのオプションは、はんだマスク定義パッドです。このパッドでは、はんだマスクがパッドの一部を覆います。 どちらのタイプにもそれぞれの用途がありますが、通常、BGA チップのメーカーのデータシートでは NSMD タイプが推奨されています。これは、より堅牢なはんだ接続が可能になるためです。つまり、はんだボールがパッドの上部だけでなく側面もグリップできるからです。

KiCAD で小さな 4 ピン BGA パッケージのフットプリントを描画すると、2 つのオプションは次のようになります。 銅パッドは赤色で示され、半田マスクの開口部は紫色で示されています。 ピンクの輪郭はコンポーネントの中庭で、他のコンポーネントをどの程度近づけて取り付けることができるかを決定します。

NSMD バージョンの場合、はんだマスクの開口部は銅パッドよりわずかに大きくする必要があります。 この場合、0.15 mm パッド上に 0.25 mm の開口部を使用しました。これは、はんだマスク開口部がパッドの両側でわずか 0.05 mm 伸びることを意味します。 PCB メーカーのはんだマスク位置合わせがこれを行うのに十分な精度であるかどうかを PCB メーカーに確認する必要があります。 一般的な値は 2 ミル (0.05 mm) です。これは、最悪の場合、はんだマスクがパッドの端にちょうど接触することを意味します。 メーカーがより正確な位置合わせを提供できない場合は、はんだパッドの開口部をもう少し拡大することをお勧めします。 この場合でも、パッド間に残っているはんだマスクは、最小はんだマスク スライバー規則を満たしている必要があることに注意してください。

BGA のパッドには連続した番号が付けられておらず、行-列形式であることに注意してください。行には上から下に A、B、C などのラベルが付けられ、列には左から右に番号が付けられます。 左上隅にあるピン A1 は、通常、部品の正しい方向を示すのに役立つように、チップの上面に何らかのマークで示されています。

PCB を組み立てるときに、特に手動で行う場合に非常に役立つことの 1 つは、シルクスクリーン レイヤーにパッケージの輪郭を示しておくことです。 チップを配置するときにははんだボールやパッドは見えないため、チップが正しく配置されているかどうかを確認するにはシルクスクリーンが唯一の方法です。 どのピンが A1 であるかを示すために、何らかのインジケーターを描画することを忘れないでください。そうしないと、4 つの方向のどれが正しいかを推測することになります。

パッドが 4 つだけあるため、この電圧レギュレータ チップを回路の残りの部分に簡単に接続できます。 入力、出力、およびグランド接続用にいくつかの大きな電源プレーンを描画し、それらをパッドと重ねたくなるかもしれませんが、通常は、最初に各パッドに細い配線を描画してから、その配線をより大きな構造に接続する方が良いでしょう。

その理由は、はんだ付け性です。 はんだボールが溶けると、目に見える銅、つまりはんだパッドとそれに接続するトレースの両方に付着しようとします。 したがって、チップははんだ付け中にトレースの方向にわずかに引っ張られます。 接続を放射状に対称にすると、各はんだボールによって加えられる力が相殺され、より予測可能なはんだ付けプロセスが保証されます。

7×7 グリッドのはんだボールを備えたマイクロコントローラーを配置すると、状況は少し複雑になります。 49 個のパッドすべてにトレースを配線するのはそれほど簡単ではないため、最も簡単な部分である外側のピンから始めましょう。 水平および垂直トレースを使用して、単純に外側に配線することができます。

ピンの 2 番目の層は、外側のパッド間を通るトラックで配線できます。 もちろん、当社の PCB 設計ルールではこれを許可する必要があります。つまり、最小トレース幅とクリアランスは c = (pd)/3 以下でなければなりません。ここで、p はパッド ピッチ、d はパッド直径です。 この例では、ピッチが 0.65 mm、直径が 0.35 mm であるため、最小クリアランスとトラック幅は 0.1 mm になります。これは狭いですが、多くのメーカーで依然として可能です。

3 番目の層の内側からはさらに興味深いものになります。この時点から信号を取り出すためにビアが必要になるからです。 これを行う最も一般的な方法は、4 つのパッドごとに 1 つのビアを配置し、パッドの 1 つからそこに斜めのトレースを配線することです。

もちろん、最初にビアを配置するのに十分なスペースがあることを確認する必要があります。 ちょっとした幾何学的形状から、必要な量が正確にわかります。パッド ピッチが p の場合、2 つのパッドの中心点間の対角距離は p√2 です。 パッドの内側の端の間の距離は p√2 – d になります。ここで、d はパッドの直径です。

ATmega164 の場合、p = 0.65 mm、d = 0.35 mm であるため、パッド間に 0.57 mm のスペースがあることを意味します。 パッドとビアの間に少なくとも 0.1 mm のクリアランスを残す必要があるため、最大ビア サイズは 0.37 mm です。 これは、ほとんどのメーカーが提供できる限界にほぼ達しています。 ビアを接続先のパッドに少し近づけることでスペースを少し増やすことができますが、このようなピッチの小さい部品の場合は、より高価な製造オプションを選択する必要があります。

ビアを配置すると、次のようなレイアウトになります。 これはドッグボーン レイアウト スタイル 、漫画のような骨のように見えるパッド、トレース、ビアの組み合わせにちなんで名付けられました。 この単純なケースでは、ドッグボーンが 9 つしかなく、最下層に信号を配線するための十分なスペースがあります。 代わりに 8×8 ボール パッケージがある場合は、16 個のドッグボーンがあり、最下層は最上層と同じくらい混雑することになります。

ドッグボーン レイアウト スタイルは、あらゆる BGA サイズに拡張できます。 しかし、パッドの数が増えると、すべての信号を配線するために必要な層の数も増加します。 7×7 または 8×8 BGA は 2 つの信号層だけで配線できますが、9×9 または 10×10 チップには少なくとも 3 つの信号層が必要です。 一般に、パッドの 2 行追加ごとに新しい配線層が必要です。 実際には、信号の多くは内部電源プレーンに直接接続できる電源ピンとグランド ピンであり、追加の配線は必要ありません。 未使用のピンが存在する可能性もありますが、これにより配線スペースがさらに広がります。

BGA チップの下のすべてのビアがテント状になっているか、はんだマスクで覆われていることを確認することが重要です。 そうでない場合、溶けたはんだボールが目的のはんだパッドだけでなくビアにも流れ込み、位置ずれやショートが発生する可能性があります。 テント型ビアをサポートしているかどうかを PCB メーカーに確認する必要があります。これには通常、はんだマスクを適用する前にビアホールを何らかの材料で埋める追加の処理ステップが必要です。

BGA を配線するための別のレイアウト スタイルは次のとおりです。ビアインパッド 。 これは通常、4 つのパッドの間にビアを取り付けることができない非常に細かいピッチの BGA に対して行われます。 基本的な考え方は単純です。各内部パッドの内側に 1 つのビアを配置し、信号を下位層から外側に配線します。 問題は、BGA パッドに通常のビアを単純に配置することができないことです。溶けたはんだが毛細管現象によってビア ホール内に吸い込まれ、接合の信頼性が低下するためです。 したがって、メーカーはビアを充填し、その上に金属カバーを適用して、平らで半田付け可能な表面を確保する必要があります。 これの正式な用語は、IPC-4761 Type VII (Filled and Capped via) です。

ビア ホールは BGA パッド内に収まる十分な大きさである必要があり、通常は最終的にはマイクロビアになります (機械ドリルではなくレーザーで開けられます)。 また、ボードを完全に貫通せず、必要な位置で停止するブラインド ビアを使用して配線を簡素化することもできます。 これは通常、高価なオプションですが、設計で最小のタイプ VII マイクロビアと最も厳しいクリアランスを使用している場合は、いずれにしてもブラインド ビアを含む最も高価なプランをすでに使用していることになります。 以下は、TDC7201 に適用されたパッド内ビア技術を示すレイアウト例ですが、このような単純な 25 ピン デバイスでは通常これは必要ありません。

ドッグボーン レイアウト スタイルを使用した場合でも、パッド内ビア レイアウト スタイルを使用した場合でも、すべての信号を BGA のエッジに運ぶことができれば (「エスケープ配線」と呼ばれるプロセス)、残りの PCB デザインはほぼ次のようになります。 QFP または QFN パッケージを使用した場合。 最終的な結果は、この記事の冒頭に示した画像と同様になる可能性があります。

ご覧のとおり、中小規模の BGA パッケージ用の PCB の設計は複雑である必要はありません。 PCB メーカーが提供する最小トレース ピッチ、クリアランス、およびビア サイズが、使用する予定のチップのパッド サイズおよびピッチと適切に一致している限り、準備は完了です。 1.27 mm ピッチのクラシック BGA はほぼすべてのメーカーで使用できますが、ピッチが 0.65 mm までの小型チップ サイズのパッケージには、通常、より厳密な設計ルールを備えた高度な処理オプションの 1 つが必要です。

ボールピッチが 0.5 mm 以下の最小のウェハレベルパッケージは、最先端の生産ラインでのみ処理できます。 このような小型チップ用の PCB を設計しようとしている場合は、その QFN または QFP バージョンを探し続ける価値があるかもしれません。Unobtainium チップを製造不可能な PCB に置き換えることにはほとんど意味がないからです。