光は銅の相互接続に取って代わるのでしょうか? Ayar Labs に聞いてみた • The Register

SF には、コンピューティングの素晴らしいビジョンが散りばめられています。 より浸透している考えの 1 つは、いつかコンピューターが光で動作するようになるという考えです。 結局のところ、光の速度より速いものは何でしょうか？

しかし、スタートレックの光る回路基板はあなたが思っているよりも現実に近いかもしれないことが判明した、とAyar Labs CTOのMark Wade氏はThe Registerに語った。 光ファイバー通信は半世紀前から存在していますが、このテクノロジーを取締役会レベルで適用し始めたのはつい最近です。 それにもかかわらず、ウェイド氏は、光I/O製品の出荷が増えるにつれて、今後10年以内にPCB上の銅配線に取って代わるようになるだろうと予想している。

この移行を推進しているのは、遅延や電力を犠牲にすることなく、長距離にわたってこれまで以上に高い帯域幅を要求する多くの要因と新たなテクノロジーです。

これに見覚えがあると思われるかもしれませんが、これらは、1970 年代にベルのような通信大手が数千マイルにわたる銅線の電話ケーブルを光ファイバーに置き換えるきっかけとなったのと同じ課題です。

一般に、帯域幅が大きいほど、遅延を犠牲にして到達距離を延長するためのアンプやリピータの助けを借りずに伝送できる距離は短くなります。 そして、これは通信ネットワークに限ったことではありません。

同じ物理法則が PCIe などの相互接続テクノロジにも当てはまります。 後続の世代ごとに実効帯域幅が 2 倍になるため、信号が到達できる物理的な距離は短くなります。

「多くの場合、現在では長距離とは数メートル以上の距離と定義されています」とウェイド氏は言う。 「PCIe 帯域幅がますます高くなっているため、信号を強化するためにボードにリタイマーを設置しない限り、サーバー ボードから逃れることはできなくなりました。」

「たとえ A 地点から B 地点までの帯域幅を確保できたとしても、問題はどのくらいの電力とどのくらいの遅延になるかです。」と彼は付け加えます。

これはまさにAyar Labsが解決しようとしている問題です。 シリコンフォトニクスの新興企業は、チップから電気信号を取得して高帯域幅の光信号に変換するチップレットを開発した。

また、このテクノロジーはチップレット アーキテクチャを使用しているため、現在開発中の Universal Chiplet Interconnect Express (UCI-express) などのオープン スタンダードを使用する他のチップメーカーのコンピューティング タイルと並行してパッケージ化されることを目的としています。

この基盤となるテクノロジーにより、同社は Intel や Nvidia などの大手テクノロジー企業から 2 億ドル近くを調達し、Hewlett Packard Enterprise の高性能 Slingshot インターコネクト ファブリックに光 I/O 機能を導入するなど、いくつかの注目を集めるパートナーシップを確保することができました。

Wade 氏は、システム レベルでの光通信は避けられないと強く信じていますが、短期的には光相互接続の用途がいくつかあると指摘しています。 これらには、ハイ パフォーマンス コンピューティングとコンポーザブル インフラストラクチャが含まれます。

「私たちの主張は、電気的I/Oの問題が非常に深刻になり、コンピューティングアプリケーションが帯域幅をシフトする能力によって抑制され始めるだろうということです」と同氏は述べた。 「私たちにとって、それは AI と機械学習のスケールアウトです。」

これらの HPC 環境では、ボトルネックを回避するために特殊な相互接続テクノロジが必要になることがよくあります。 Nvidia の NVLink はその一例です。 最大 4 つの GPU 間の高速通信が可能になります。

Wade 氏によると、光 I/O のもう 1 つの可能性がある分野は、Compute Express Link (CXL) の最新仕様で約束されているラックレベルのコンポーザブル インフラストラクチャのようなものです。

CXL は、CPU、メモリ、アクセラレータ、およびその他の周辺機器を相互接続するための、PCIe に基づく共通のキャッシュ コヒーレント インターフェイスを定義します。

CXL 1.0 および CXL 2.0 仕様は、さまざまなメモリ プーリングおよび階層化メモリ機能のロックを解除することを約束します。 ただし、今年後半に承認される予定のオープン スタンダードの 3 回目の改訂では、これらの機能がラック レベルを超えて拡張されます。

ウェイド氏は、CXL 開発のこの段階で光学式の利点が最大限に発揮されるだろうと述べています。

同氏は、「CXL 2.0レベルであっても、スケールアウトできる範囲は非常に限られている。なぜなら、リタイマーのようなものに到達した瞬間にレイテンシーが発生し始めるからである」と述べ、そのためメモリプーリングは非実用的であると述べた。

しかし、少なくとも第 1 世代の CXL 製品については、すべてではないにしても、ほとんどが電気製品になるだろうとウェイド氏は予想しています。 CXLが光I/Oに対応する準備が整う前に、「この種の分散システムを実際に実現するには、多くのソフトウェアスタックの作業を行う必要がある」と同氏は述べた。

しかし、光 I/O のアプリケーションがより普及するにつれて、サプライチェーンの経済性により、この技術はコストの観点からさらに魅力的になるだろうと Wade 氏は予測しています。 「光 I/O 変革は、コンピューティング システムを構築しているほぼすべての垂直市場に影響を及ぼし始めるだろうと私たちは信じています。」

もちろん、そこに到達するには課題がないわけではありません。最大の課題の 1 つは、このテクノロジーがよりパフォーマンスが高く、経済的に実行可能であるだけでなく、実稼働環境に十分成熟していることを顧客に納得させることです。

これが、Ayar Labs が同時パッケージ化された光ではなく光インターコネクトに焦点を当てている理由です。 同時パッケージ化された光学部品が普及しない理由の 1 つは、故障時の飛沫半径が大幅に大きいことです。 同時パッケージ化された光スイッチの光学系に障害が発生すると、アプライアンス全体がダウンします。 そして、これらと同じ懸念の多くが光 I/O にも当てはまります。

「高度にコモディティ化され、標準化され、リスク回避的なアプリケーション空間がある場合、そこは新しいテクノロジーの導入を試みる場所ではありません」とウェイド氏は述べた。 ただし、「ハードウェア パフォーマンスの向上から大きな恩恵を受ける価値の高いアプリケーションがある場合、明らかにより多くのリスクを負うことになります。」

アイヤー社は、HPC 環境に焦点を当てることで、より主流の市場に販売するために必要な実質的な現場作業時間を積み上げながら、設計を改良し、コンポーネントのサプライ チェーンを確立できると信じています。

初期のテクノロジを導入する準備ができており、危険を冒しても構わないお客様にとって、光 I/O はすでに存在しています。

「私たちが現在納入している顧客は、すでにボードレベルのリンクを当社の光I/Oに置き換えています」とWade氏は語った。 「すべてのソケット間のリンクは光 I/O リンクであり、それはボード レベルでも同様です。」

テクノロジーが成熟するにつれて、スタートレックのように、光導波路が PCB に統合されるかどうかが問題になります。

「光導波路が基板に統合されることになるでしょうか？今後10年以内にその一部が実際に登場すると思います」と同氏は語った。 「光 I/O ソリューションの量が膨大になり始めると、これらのソリューションの一部にとってはより魅力的なものになるでしょう。」

ボードレベルを超えて縮小し始めると、光 I/O の将来は少し不透明になります。 ウェイド氏によると、次の当然のステップは、光学素子を使用してチップを構成する個々のダイを接続することだという。

しかし、彼はこれがすぐに起こるとは予想していません。 「ミリメートルスケールに移行すると、電気I/Oには健全なロードマップがあると思います」と同氏は語った。 「10～15年後には、光通信がミリメートルスケールの体制に入り始めるかもしれません。」 ®

ニュースを送ってください